¼¼¼Ç Æ®·¢
7¿ù 9ÀÏ (±Ý¿äÀÏ)
|
PÀüÀÚ
Ç×°ø¿ìÁÖ ÀüÀÚ
|
PÀüÀÚ-1
13:20-14:20
Discrete ŸÀÔ ·¡Äª Àü·ù Á¦ÇѱâÀÇ ºñ±³ ¹× °úµµ ÀÀ´ä ºÐ¼®
PÀüÀÚ-2
13:20-14:20
GaN Transistor¸¦ »ç¿ëÇÑ ÀΰøÀ§¼º¿ë Discrete ·¡Äª Àü·ù Á¦Çѱâ
PÀüÀÚ-3
13:20-14:20
ÀΰøÀ§¼º Àü·Â ½Ã½ºÅÛÀ» À§ÇÑ ¾ÈÁ¤µµ°¡ °³¼±µÈ Discrete ŸÀÔ ·¡Äª Àü·ù Á¦Çѱâ
PÀüÀÚ-4
13:20-14:20
CANÀ» ÀÌ¿ëÇÑ ¹«ÀÎÇ×°ø±â ºñÇàÁ¦¾î ½Ã½ºÅÛ ÀÌÁßÈ ¾ÆÅ°ÅØÃ³ °³¹ß
PÀüÀÚ-5
13:20-14:20
À§¼º Àü±âÀüÀÚºÎǰÀÇ ¼ö¸í µ¥ÀÌÅÍ ºÐÆ÷ ¸ðÇü ºÐ¼® ¹× ½Å·Úµµ ºÐ¼®
PÀüÀÚ-6
13:20-14:20
¹«ÀÎÇ×°ø±â ºñÇàÀÚ·á ±â·ÏÀåÄ¡ »ç°í ºÐ¼® ÀýÂ÷¿¡ °üÇÑ ¿¬±¸
PÀüÀÚ-7
13:20-14:20
¹«Àα⠰¡½Ã¼± Åë½Å ½Ã½ºÅÛ¿¡¼ »ó¡¤ÇϺΠ¾ÈÅ׳ª ¼±Åà ±â¹ý ¼º´É Æò°¡
PÀüÀÚ-8
13:20-14:20
º¹ÇÕÇü ȸÀüÀͱâ¿ë ºñÇàÁ¶Á¾½Ã½ºÅÛ °ËÁõÀ» À§ÇÑ HILS °³¹ß
PÀüÀÚ-9
13:20-14:20
Double Duobinary ºÎȣȸ¦ ÀÌ¿ëÇÑ Shaped Offset QPSK ½ÅÈ£ ¸ðµ¨¸µ
PÀüÀÚ-10
13:20-14:20
ÀüÅõ±â ·¹ÀÌ´Ù °ø´ëÁö Ç¥Àû ÃßÀû¿¡¼ ÁöÇü ÂüÁ¶ ¹æ¹ý ¹× À¶ÇÕ ¹æ¹ý¿¡ µû¸¥ ºñ±³ ºÐ¼®
PÀüÀÚ-11
13:20-14:20
Ç×°ø±â ·¹ÀÌ´Ù °ø´ëÁö ¿î¿ë ¸ðµå ºÐ¼®À» À§ÇÑ ½Ã¹Ä·¹ÀÌÅÍ ±¸Çö
PÀüÀÚ-12
13:20-14:20
ÀÌÁßÈ ºñÇàÁ¦¾î½Ã½ºÅÛ ¼³°è ¹× µ¿±âÈ ±â¹ý ¿¬±¸
PÀüÀÚ-13
13:20-14:20
Â÷¼¼´ë ÁßÇüÀ§¼º 1È£±â ¿µ»óÀÚ·áó¸®ÀåÄ¡ÀÇ CCSDS ÆÐŶ󸮱âÀÇ
FPGA ·ÎÁ÷±¸Çö
PÀüÀÚ-14
13:20-14:20
HILSÀÇ
ÅëÇÕÄÄÇ»ÅÍ ³»ºÎº¯¼ö °¨½Ã¿ë Processor Monitor ¼³°è
PÀüÀÚ-15
13:20-14:20
Â÷¼¼´ë ÁßÇüÀ§¼º 4È£±â¸¦ À§ÇÑ ¿µ»óÀÚ·áó¸®ÀåÄ¡ Ç÷¹½Ã ¸Þ¸ð¸® º¸µåÀÇ FPGA ó¸® ¼Óµµ Çâ»ó
